一种基带信号位同步时钟宽频自适应提取装置及方法

本发明涉及一种基带信号位同步时钟宽频自适应提取装置，包括信号预处理模块，与该信号预处理模块相连的位同步时钟提取模块。本发明还涉及一种基带信号位同步时钟宽频自适应提取方法，将接收的基带信号进行放大、滤波、整形等预处理，之后在FPGA或CPLD硬件平台上实现位同步时钟提取，包括：锁存整形后的基带信号，信号边沿检测，最小脉宽检测和相位检测，最后由同步脉冲形成单元完成位同步时钟的提取。本发明易于实现，在较宽的频率动态范围内自适应跟踪基带信号频率，能够快速、准确地提取位同步时钟信号，产生的位同步时钟信号稳定、相位抖动小。